操作系统有关论文范文检索,与基于DSP的快速太网通信技术相关论文答辩

本论文是一篇操作系统有关论文答辩,关于基于DSP的快速太网通信技术相关在职研究生毕业论文范文。免费优秀的关于操作系统及嵌入式及软件设计方面论文范文资料,适合操作系统论文写作的大学硕士及本科毕业论文开题报告范文和学术职称论文参考文献下载。

为了适应大量的嵌入式产品的网络接入需求,目前市场上的主流嵌入式操作系统都包含了TCP/IP网络协议栈.这些商品化的TCP/IP协议栈运行可靠、性能也非常好,但是价格较高,降低了市场竞争力.因此,开发自主知识产权的TCP/IP协议栈的要求变的日益迫切而有意义.本文的研究目标是建立一个DSP系统的网络通信平台,实现DSP系统与网络中其他通信设备的高速数据传输.

系统总体设计

本文研究的以太网通信系统大致分为图1所示的5个层次,由下向上分别为：硬件层、设备驱动层、操作系统、网络模块和用户代码.

本系统的创新之处是以DSP系统和以太网控制芯片Ax88796的接口电路为系统的物理基础.快速以太网驱动程序处于硬件抽象层,为操作系统提供了访问快速以太网控制芯片Ax88796或改变其工作行为的系统调用.μC/OS-Ⅱ操作系统处于系统内核,为用户代码统一管理系统软硬件资源提供用户所需的底层服务.TCP/IP协议栈软件为μC/OS-Ⅱ操作系统扩展了网络通信能力.用户代码处理特定的应用程序细节.

写操作系统论文的方法
播放:35014次 评论:5279人

系统硬件设计

系统硬件包括TMS320F2812DSP与IS61LV51216存储器芯片的接口电路以及TMS320F2812与快速以太网控制芯片Ax88796的接口电路,电路硬件原理框图如图2所示.

TMS320F2812是TI新推出的高端C2000系列DSP,它在具备强大运算能力的同时,兼顾了控制领域的需求,特别适合控制对象复杂又需要较高实时运算能力的领域.它具有150MIPS的指令执行速度；单周期完成32×32位的乘法器；快速中断响应；单指令周期的读写操作,100～120MIPS的Flash访问技术；150MIPS的外部RAM访问速度.基于以上特点,本系统选择了MS320F2812作为系统的主控芯片.

DSP电源电路提供1.8V/1.9V、3.3V、VDD3VFL和VDDA3V四种电源类型,分别供DSP的内核、I/O、内部Flash和AD模块使用.并且由于各种电源类型存在严格的上/下电时序,电源部分还需提供时序控制功能.电源监控电路在系统电源电压出现波动时,给DSP系统提供复位信号,使系统程序重新初始化并运行,避免出现不可预知的错误.

面对表面贴技术造成的测试上的不便,JTAG接口提供了简单灵活的调试手段,用户可以通过JTAG接口,将在PC交叉编译生成的结果下载到DSP中,或者通过JTAG接口即时查看DSP内部寄存器和RAM的值,对程序的行为进行调试.系统的软件代码在调试阶段存放在扩展的RAM中,脱机运行后,用于存储传输的图像数据,故扩展了512KB.以太网控制芯片Ax88796通过ISA接口与DSP相连,通过网络隔离器16ST8515后,接入以太网络中.

1Ax88796与TMS320F2812的接口设计

TMS320F2812通过XINTF接口访问外部设备,每次访问都分为三个阶段：前导(Lead)、有效(Active)和跟随(Trail),每个阶段的等待周期数都可由软件设定,等待的时钟周期数由该存储区间对应的XTIMING寄存器设置,而且每个存储区间的读写过程可以单独控制.

TMS320F2812通过对采样XREADY信号输入引脚来判断外部设备是否完成数据读/写.当外部低速设备的读/写过程未执行完成时,输出信号READY为未就绪状态,此时TMS320F2812持续保持数据有效(写访问)或保持等待数据(读访问)状态,即ACTIVE状态.一旦TMS320F2812对该信号的采样结果是就绪状态,则结束本次数据读写过程.

在TMS320F2812对Ax88796进行读操作时,设置Lead和Trail阶段为0个时钟周期,Active阶段为5个时钟周期,在TMS320F2812对Ax88796进行写操作时,设置Lead阶段为0个时钟周期,Active阶段为1个时钟周期,Trail阶段为1个时钟周期.

2Ax88796的ISA接口设计

Ax88796有两个输入引脚,CPU[1:0]设置不同的工作模式,用于和不同௚