算法方面有关论文范文资料,与基于FPGA的FDTD计算系统设计相关硕士毕业论文范文

该文为算法方面有关硕士毕业论文范文,与基于FPGA的FDTD计算系统设计相关本科毕业论文，可作为电大论文专业算法论文写作研究的大学硕士与本科毕业论文开题报告范文和职称论文参考文献资料。免费下载教你怎么写算法及模块及软件设计方面的优秀学术论文范文。

摘 要： FDTD是电磁计算的重要方法,但对电大尺寸问题,FDTD仿真效率低的问题一直是限制其在电磁计算应用中的主要瓶颈.在FPGA中实现FDTD的硬件计算,并通过USB接口完成FDTD算法模块与系统主机间的双向数据传输.通过实验测试,发现计算结果正确,并且计算速度得到明显提升.

关 键 词 ： FDTD；硬件加速计算；FPGA

0 引言

在电磁计算方法中,FDTD[1]（Finite-Difference Time-Domain）即时域有限差分算法被广泛使用.FDTD实际是在空间域内对电场值和磁场值进行交替计算,而在时间域上对FDTD算法公式进行迭代更新的一种计算方法.但对电大尺寸问题,FDTD仿真效率低的问题一直是限制其在电磁计算应用中的主要瓶颈.因此,研究如何缩短FDTD计算的时间具有重大实践意义.

对于提升FDTD的计算速度,人们已尝试通过各种方法[2][3],例如大型工作站、并行计算网络、或使用C++以及OpenGL

在GPU上编写FDTD算法等等,但是仍然无法满足某些电磁工程问题对FDTD提出高效计算的要求,于是从硬件方面加速FDTD计算的研究也开始受到人们的关注.

FPGA具有许多硬件加速的优点[4],例如可重构性、流水线设计、并行计算方式、内嵌的专用集成电路模块和存储模块等等.本文介绍了我们在Altera Cyclone II的 FPGA（EP2C35F672C6）上实现的二维FDTD计算,系统通过USB通信接口实现FDTD算法模块与系统主机间的双向数据传输,计算模块可在VC++ 6.0中被直接调用.

1.FDTD算法

2.FDTD计算的FPGA实现

2.1 系统整体方案

本文中的FDTD计算系统硬件结构如图2所示,主要由FDTD算法模块、USB通信接口模块、异步FIFO模块以及系统主机（即PC机）四部分组成.系统主机通过USB接口将算法的输入参数、激励源数据以及控制命令发送到FDTD算法模块中,然后FDTD算法模块将计算结果写入FPGA的异步FIFO中,同时系统主机通过USB接口将异步FIFO中数据读回以便显示和分析.

2.3 USB通信接口设计

本文采用Cypress公司的FX2LP系列的CY7C68013A[9]作为USB通信接口芯片,使其工作在Slave FIFO模式,并采用批量传输方式.在Slave FIFO模式下,CY7C68013A与FPGA的接口引脚连接如图5所示,包括接口时钟引脚IFCLK、双向数据总线FD引脚、FIFO标志引脚FLAGx、端点FIFOs的选择引脚FIFOADR[1：0]、输出使能引脚SLOE、读引脚SLRD、写引脚SLWR等.本设计在CY7C68013A的固件程序中配置IFCLK引脚采用外部FPGA输出的时钟,且IFCLK信号不翻转,Slave FIFO操作与FPGA同步；配置FD引脚的线宽为16位；配置FIFO标志引脚为固定模式,FLAGC为EP2EF、FLAGA为EP4EF、FLAGB为EP6FF、FLAGD为保留状态；配置端点2和端点4均为输出端点、双重缓冲类型且缓冲区大小为512字节,端点6为输入端点、四重缓冲类型且缓冲区大小为512字节、AUTOIN包长度为512字节.其中端点2用于发送算法的输入参数如时间步数等和启动命令,端点4用于发送算法的激励源数据,端点6用于接收FDTD算法模块的输出数据.此外,驱动程序直接采用Cypress公司为用户提供的CyUSB.sys,即可建立起系统主机端与USB设备端之间的联系.

2.4 异步FIFO模块设计

本文中的异步FIFO模块主要用于解决跨时钟域的数据传输问题.FDTD算法模块的工作时钟频率是50MHz,而USB通信接口模块的工作时钟是由FDTD算法模块的5分频后得到的.除此之外,FDTD算法模块输出的数据量比较大,而USB通信接口模块只能逐个将数据取走,因此这二者中间需要一个缓存作为衔接的桥梁.为了解决上述问题,我们在FPGA中定制LPM_FIFO来暂存FDTD计算的结果,同时USB通信接口模块从LPM_FIFO中将计算结果读取出来以发送回系统主机上进行处理.

怎样写算法本科论文
播放:28031次 评论:3160人

3.系统设计与实现

本文中的系统软件设计主要在VC++ 6.0软件开发环境中完成,其主机用户程序的设计主要使用Cypress公司提供的CyAPI控制函数类.CyAPI控制函数类为系统主机读写USB设备提供了一个简单、强大的C++编程接口[10].当在系统主机上安装完CyUSB.sys设备驱动程序之后,就可以在主机用户程序中通过添加头文件CyAPI.h和库文件CyAPI.lib而直接调用该C++类库.用户可在主机上输入网格大小、算法的时间步数、激励源等信息,发送算法启动命令后,算法模块即开始执行FDTD算法.当FPGA检测到FDTD算法输出有效信号的上升沿时,FDTD算法模块将计算结果写入异步FIFO中,再通过USB接口将输出数据传送到主机并保存在系统磁盘上.

4.结束语

本文以FDTD的硬件加速计算为背景,介绍了基于FPGA的FDTD计算系统的基本架构及其实现方法.在FDTD算法模块的设计中,我们采用了流水线等速度优化措施以进一步提高FDTD的计算速度.在整个FDTD计算系统的设计中,我们采用了基于USB接口的数据传输方式.由于FDTD算法模块与USB通信接口模块工作在不同的时钟域,因此,我们在FPGA中设计了异步FIFO模块以解决二者的跨时钟域数据传输问题.最终,由用户在系统主机上设定FDTD算法的输入参数和激励源数据,并观察FDTD计算的结果.

参考文献：

[1]Yee K S. Numerical Solution of Initial Boundary Value Problems Involving Maxwell's Equation in Isotropic Media [J]. IEEE Trans Antennas Propagate, 1966（14）： 302-307.

[2&